2. Hardware [Kembali]
3. Video Praktikum [Kembali]
4. Analisa [Kembali]
- pengaruh clock pada rangkaian percobaaan 1.
- prinsip kerja rangkaian percobaan 1
1.Apa Pengaruh Clock pada Rangkaian ?
pada rangkaian clock counter ini pada JK flip flop rangkaian ini. Clock digunakan untuk mengirimkan data pada rangkaian yang mana sinyal nya berbentuk pulsa. Clock mempengaruhi inputan pada JK flipflop pertama. Pada rangkaian asynchronous counter terdapat 4 buah JK flip flop. JK flipflop pertama mendapatkan clock dari sumber. Sedangkan untuk JK flipflop ke-2,3, dan 4 itu mendapatkan clock dari output flipflop sebelumnya. Pada jurnal dapat dilihat bahwa disaat clock bernilai 01010101 dst pada H0 hasil output keluarannya terdelay dan akan mengalami perubahan disaat clock berubah dari 1 menuju 0. Sehingga pada H0 dia akan berubah dari bit 0 menjadi bit 1 dan bit 1 ke bit 0 disaat clock berubah dari bit 1 ke bit 0 begitupun seterusnya. Sehingga untuk H1, H2 dan H3 dia juga akan mengalami delay karena menunggu hasil output dari flipflop sebelumnya yang digunakan sebagai clock mereka. Pada H0 bernilai 001100110011001100,sedangkan H1 000011110000111100, H2 bernilai 000000001111111100, dan H3 bernilai 000000000000000011.
pada rangkaian clock counter ini pada JK flip flop rangkaian ini. Clock digunakan untuk mengirimkan data pada rangkaian yang mana sinyal nya berbentuk pulsa. Clock mempengaruhi inputan pada JK flipflop pertama. Pada rangkaian asynchronous counter terdapat 4 buah JK flip flop. JK flipflop pertama mendapatkan clock dari sumber. Sedangkan untuk JK flipflop ke-2,3, dan 4 itu mendapatkan clock dari output flipflop sebelumnya. Pada jurnal dapat dilihat bahwa disaat clock bernilai 01010101 dst pada H0 hasil output keluarannya terdelay dan akan mengalami perubahan disaat clock berubah dari 1 menuju 0. Sehingga pada H0 dia akan berubah dari bit 0 menjadi bit 1 dan bit 1 ke bit 0 disaat clock berubah dari bit 1 ke bit 0 begitupun seterusnya. Sehingga untuk H1, H2 dan H3 dia juga akan mengalami delay karena menunggu hasil output dari flipflop sebelumnya yang digunakan sebagai clock mereka. Pada H0 bernilai 001100110011001100,sedangkan H1 000011110000111100, H2 bernilai 000000001111111100, dan H3 bernilai 000000000000000011.
2.Apa Prinsip Kerja dari Percobaan ini ?
Prinsip kerja dari counter ini adalah counter ini merupakan Asynchronous counter. Counter ini terdiri dari 4 buah jk flipflop. JK flip flop yang pertama dia mendapatkan inputan clock dari sumbernya. Hal ini akan mempengaruhi rangkaian counter ini. Karena pada asynchronous counter hanya JK flip flop pertama yang mendapatkan clock dari sumber sedangkan flipflop selanjutnya clok diambil dari output flipflop sebelumnya. Saat jk flipflop pertama mendapatkan clock dari sumber lalu akan diproses sehingga mendapatkan hasil keluaran Q. Output Q akan dipakai sebagai clock untuk flip flop kedua. Lalu jk flip flop kedua juga menghasilkan output Q yang mana akan dipakai sebagai clock untuk jk flipflop ke3. Begitupun dengan jk flipflop ke-3, output Q akan menjadi clock pada flip flop ke-4. Perubahan yang terjadi pada masing-masing clock flipflop sebelumnya menyebabkan flipflop sesudahnya berganti kondisi (toogle) sehingga input di J dan K masing-masing flipflop diberi nilai 1. Setelah 1 periode urutan telah selesai hingga decimal 15, maka urutan akan dimulai dari awal, atau bisa dengan reset.
Prinsip kerja dari counter ini adalah counter ini merupakan Asynchronous counter. Counter ini terdiri dari 4 buah jk flipflop. JK flip flop yang pertama dia mendapatkan inputan clock dari sumbernya. Hal ini akan mempengaruhi rangkaian counter ini. Karena pada asynchronous counter hanya JK flip flop pertama yang mendapatkan clock dari sumber sedangkan flipflop selanjutnya clok diambil dari output flipflop sebelumnya. Saat jk flipflop pertama mendapatkan clock dari sumber lalu akan diproses sehingga mendapatkan hasil keluaran Q. Output Q akan dipakai sebagai clock untuk flip flop kedua. Lalu jk flip flop kedua juga menghasilkan output Q yang mana akan dipakai sebagai clock untuk jk flipflop ke3. Begitupun dengan jk flipflop ke-3, output Q akan menjadi clock pada flip flop ke-4. Perubahan yang terjadi pada masing-masing clock flipflop sebelumnya menyebabkan flipflop sesudahnya berganti kondisi (toogle) sehingga input di J dan K masing-masing flipflop diberi nilai 1. Setelah 1 periode urutan telah selesai hingga decimal 15, maka urutan akan dimulai dari awal, atau bisa dengan reset.
file HTML : Download disini !!!
Video Praktikum : Download disini !!!
Tidak ada komentar:
Posting Komentar